電(diàn)子元器一个人免费视🚩频观看高清频道🌈件(jiàn)電路布局(ju)的可靠性(xing)設計--跳線(xiàn)

    9. 6.1 電子(zǐ)線路的可(kě)靠性設計(ji)原則
    采用(yòng)各種電子(zǐ)元器件進(jìn)行系統或(huò)整機線路(lu)設計♻️時，設(she)計師👣不僅(jin)必須考慮(lü)如何實現(xiàn)規定的功(gong)能，而且應(ying)該考慮采(cai)🔞用何種設(she)🔞計方案才(cái)能充分發(fa)揮元器件(jiàn)固有可靠(kào)性的潛力(lì)，提高系統(tong)或整機的(de)可靠性水(shuǐ)平。這就是(shi)通常所說(shuo)的可靠性(xing)設計🏃‍♂️。
    電子(zǐ)線路的可(kě)靠性設計(jì)是一個内(nèi)容相當廣(guǎng)泛而✌️具體(tǐ)的問題，采(cǎi)用不同類(lei)型的器件(jiàn)或者要實(shí)現不🐪同的(de)電路功能(néng)，都會🈲有不(bú)同的可靠(kao)性設計考(kao)慮。這裏首(shǒu)先給出電(diàn)子線路可(ke)靠性設計(jì)的一些基(ji)本原則，在(zài)8.6.2節再給出(chu)幾種具體(tǐ)電路⛹🏻‍♀️的設(she)計規則。
    1. 簡(jian)化設計
由(you)于可靠性(xing)是電路複(fu)雜性的函(hán)數，降低電(dian)路的複雜(zá)性可以相(xiang)應的提高(gao)電路的可(ke)靠性，所以(yǐ)，在實現規(gui)定功能的(de)前提下，應(ying)盡量使電(diàn)路結構簡(jian)單，最大限(xian)度的減少(shǎo)所用元器(qi)件的類型(xíng)和品種，提(ti)高元器件(jiàn)的複用率(lü)。這是提高(gāo)電路可靠(kao)性的一種(zhǒng)簡單而實(shí)用的方法(fǎ)。
簡化設計(ji)的具體方(fāng)案可以根(gēn)據實際情(qíng)況來定，一(yī)般😘使用的(de)方法有：
    (1)多(duō)個通道共(gong)用一個電(dian)路或器件(jian)。
    (2)在保證實(shi)現規定功(gōng)能指标的(de)前提下，多(duo)采用集成(chéng)電路，少采(cai)用分立器(qì)件，多采用(yong)規模較大(da)的集成電(dian)路，少采用(yòng)規模🈲較小(xiao)的集成電(diàn)路。集成度(du)的提高可(ke)以減少元(yuan)器件之間(jiān)的🥰連線、接(jiē)點以及封(feng)裝的數目(mu)，而這些連(lian)接點的可(ke)🎯靠性常常(cháng)是造成電(dian)路失效的(de)主要原因(yin)。
    (3)在邏輯電(dian)路的設計(ji)中，簡化設(she)計的重點(diǎn)應該放在(zài)減少邏輯(jí)器件的數(shu)目，其次才(cái)是減少門(men)或輸入端(duān)的數目。因(yin)爲一般而(er)言，與減少(shǎo)電路的複(fú)雜度相比(bǐ)🈲較，提高電(diàn)路的🔅集成(cheng)度對于提(tí)高系統可(kě)靠性的效(xiao)果更爲明(ming)顯。
    (4)多采用(yong)标準化、系(xi)列化的元(yuán)器件，少采(cǎi)用特殊的(de)或未經定(dìng)型和考驗(yàn)的元器件(jian)。
    (5)能用軟件(jian)完成的功(gōng)能，不要用(yong)硬件實現(xiàn)。
    (6)能用數字(zi)電路實現(xiàn)的功能，不(bu)要用模拟(ni)電路完成(cheng)，因爲數字(zì)💃🏻電路的可(kě)靠性和标(biāo)準化程度(du)相對較高(gao)。但是，有時(shí)模拟電路(lu)的功🏃‍♂️能用(yong)數字電路(lu)實現會導(dao)緻器件數(shu)目的明顯(xian)增加，這時(shí)就要根據(ju)具體情況(kuang)😄統籌考慮(lǜ)🈲，力求選用(yong)最佳方案(an)。
    在簡化設(shè)計時應注(zhù)意三點：：一(yi)是減少元(yuan)器件不會(huì)🥵導㊙️緻其它(ta)元器件承(chéng)受應力的(de)增加，或者(zhě)對其它元(yuan)器件的性(xing)能要求更(geng)加苛刻；二(er)是在用一(yī)種元器件(jian)完成多種(zhǒng)功能時，要(yao)确認該種(zhǒng)器件在🐅性(xing)能指标和(hé)可靠性方(fang)面是否能(neng)夠同時滿(man)🌐足幾個方(fang)面的要求(qiú)；三是爲滿(man)足系統安(ān)全性、穩定(dìng)性、可測性(xìng)、可維修性(xing)或降額和(he)冗餘設計(jì)等的要求(qiu)所增加的(de)電路或元(yuan)器件不能(néng)省略。
    2. 低功(gong)耗設計
    電(dian)子系統向(xiang)着小型化(huà)和高密度(dù)化發展，使(shǐ)得其内部(bu)熱功率密(mi)度增加，可(ke)靠性随之(zhī)降低。降低(di)電路的功(gōng)耗🌐，是減少(shǎo)系統内部(bù)溫💯升的主(zhu)要途徑。這(zhè)可以從兩(liǎng)方面💚着手(shǒu)，一是盡量(liàng)采用低功(gōng)耗器件，如(ru)在滿足工(gong)作速度的(de)情況下，盡(jin)量采用📧CMOS電(dian)路。而不用(yong)TTL電路；二是(shì)在完成規(gui)定功能的(de)前提下，盡(jin)量簡化邏(luó)輯電路❓，并(bing)更多的讓(rang)軟件來完(wán)成硬件的(de)功能，以減(jiǎn)少整機硬(yìng)件的數量(liàng)。
    3. 保護電路(lu)設計
    電子(zǐ)系統在工(gong)作中可能(néng)會受到各(gè)種不适當(dāng)應力或🐪外(wài)界幹擾信(xìn)号的影響(xiang)，造成電路(lù)工作不正(zhèng)常，嚴重時(shí)會導🔞緻内(nei)部器件的(de)損壞。爲此(cǐ)，在電路設(shè)計中，有必(bi)要根據具(jù)👉體情況設(she)計必🔆要的(de)保🐕護電路(lù)。如在電路(lu)的信号輸(shu)入端設計(jì)靜電保護(hu)電路，在電(diàn)源輸入端(duān)設計浪🌈湧(yong)幹擾抑制(zhi)電路，在高(gao)頻高速電(dian)路中加入(rù)噪聲抑制(zhì)☁️或吸收網(wang)絡。具體保(bao)護電路的(de)形式可參(cān)閱本書有(yǒu)關章節。
    4. 靈(líng)敏度分析(xi)
    組成電子(zi)系統的各(gè)個電路對(duì)于系統可(kě)靠性的貢(gong)獻📐并不♻️相(xiàng)同，而組成(chéng)電路的各(ge)個元器件(jiàn)對于該電(dian)路可🐇靠性(xing)的貢⛷️獻也(ye)❌不會一樣(yàng)。常常會有(you)這樣的情(qíng)況，某個元(yuan)器件的參(can)數退化嚴(yán)重，但對電(diàn)路性能的(de)影響甚微(wei)；而另一個(ge)‼️元器件稍(shāo)有變化，就(jiù)對電路性(xing)能産生顯(xiǎn)著影響。這(zhè)是因爲一(yī)個元器件(jiàn)對于電路(lù)可靠性的(de)影響（或一(yi)個子電路(lù)對于系統(tǒng)可靠性的(de)🔅影響）不僅(jin)取決于該(gai)元器件（或(huò)子電路）自(zì)身的質量(liàng)，而且取決(jue)于該元器(qì)☁️件（或子電(dian)路）造成電(diàn)路（或系統(tong)）性能變化(hua)📞的靈敏度(du)。因此，在電(diàn)路設計中(zhōng)，應進行靈(ling)敏度分析(xi)，确定對☀️電(dian)路性能影(ying)響顯著的(de)關鍵元器(qi)🏒件或子電(dian)路。對其進(jin)行重點設(shè)計。靈敏度(dù)分析可借(jiè)助于現有(yǒu)的電路模(mo)拟器或邏(luó)輯🌐模拟器(qì)完成。這是(shì)提高電路(lu)🌈可靠性的(de)一個經濟(jì)有效的方(fang)法。
    5. 基于元(yuán)器件的穩(wěn)定參數和(he)典型特性(xìng)進行設計(ji)
    電路設計(jì)通常必須(xū)依據所選(xuǎn)用器件的(de)參數指标(biao)來進行。爲(wèi)了保證電(dian)路的可靠(kào)性，隻要可(kě)能，電路性(xìng)能應🏒該基(jī)于器件的(de)最穩定的(de)參數來設(shè)計，同時應(ying)留出一些(xie)允許變化(huà)的餘量。對(duì)于那些由(yóu)于工藝離(lí)散性以及(ji)随時間、溫(wēn)度和其它(tā)環境應力(li)而變化的(de)不太穩定(ding)的性能參(cān)數，設計時(shi)應給予更(gèng)爲寬容的(de)限制。對于(yú)那些🧡不确(que)定的無法(fǎ)控制的性(xìng)能參數，設(she)計時不宜(yí)♻️采納，否🔆則(zé)無法♊保證(zheng)電路的可(ke)靠性和制(zhi)造的可重(zhòng)複性。如果(guo)産品手冊(cè)中 記載有(yǒu)所需的特(te)性曲線圖(tu)♉、外部電路(lu)參💚數或典(dian)型應用電(dian)路時✊，應盡(jìn)可能使用(yòng)該特性曲(qǔ)線或電路(lu)方案進行(háng)💁設計。
    6. 均衡(heng)設計
    在設(she)計一個電(diàn)子系統時(shi)，總是要先(xiān)将其分割(gē)爲若💚幹🤟個(gè)電路塊🌈，以(yǐ)便完成不(bu)同的功能(neng)。在系統分(fen)割時，應注(zhu)意電路功(gōng)能和結構(gou)♌的均衡性(xing)，這樣對提(ti)高系統可(kě)靠📧性有利(lì)。這主要體(ti)現在兩個(gè)方面：一是(shi)每塊電路(lù)的功能應(ying)相對完整(zhěng)，盡量減少(shao)各個🔅電路(lù)之間的聯(lian)接，以削弱(ruo)互連對電(diàn)🤟路可靠性(xìng)的影響；二(èr)是各🏃‍♂️個電(dian)流所含元(yuan)器件的數(shù)量不要過(guo)于集中帶(dài)來的不可(ke)靠因素，同(tóng)時也方便(bian)了裝配工(gong)藝設計。
    7. 三(san)次設計
    三(san)次設計包(bao)括系統設(shè)計、參數設(shè)計和容差(chà)設計。系統(tong)設計是指(zhǐ)一般意義(yi)上的設計(ji)；參數設計(ji)是利用正(zheng)交設計法(fa)結合計算(suàn)機🚩輔助設(she)計，找到穩(wěn)定性好的(de)合理🛀🏻參數(shu)組✂️，是三次(ci)設計的👅核(he)心；容差設(she)計則是在(zai)系統的最(zuì)佳參數💰組(zu)合确定之(zhī)後，合理規(guī)劃組成系(xì)統的各個(gè)元器件的(de)容🤟差，使産(chan)品物美價(jià)廉。采用三(san)次設計方(fang)法獲得的(de)産品具有(you)高的信噪(zao)比，對于元(yuán)器件的公(gong)差與老化(hua)、工作和環(huan)境條件的(de)波動變化(huà)等具有很(hěn)強的忍受(shòu)能力，保證(zhèng)長時間正(zhèng)常工作。因(yīn)此，在所采(cǎi)用的元器(qì)件質量📐等(děng)級相同的(de)條件下💞，通(tōng)過三次設(she)計的電路(lù)的可靠性(xing)明顯高🈚于(yú)未作三次(ci)設計的電(dian)🌏路。
    8. 冗餘設(she)計和降額(e)設計
冗餘(yu)設計也稱(cheng)餘度設計(jì)，它是在系(xi)統或設備(bèi)中的🌐關鍵(jian)電路部🌂位(wèi)，設計一種(zhong)以上的功(gōng)能通道，當(dāng)一個功能(néng)通道發生(shēng)故障時，可(ke)用另一個(ge)通道代替(ti)，從而可使(shǐ)局部故障(zhàng)不影響整(zheng)個系統或(huo)設備的正(zheng)常工作。采(cǎi)用冗餘設(shè)計，使❌得用(yong)相對🏃‍♀️低可(kě)靠的元器(qì)件構成可(kě)靠的系統(tǒng)或設備成(chéng)爲可能。但(dan)是，采用冗(rong)餘設✔️計會(hui)使電路的(de)複雜性以(yǐ)及系🔞統的(de)體積、重量(liang)、功耗和成(cheng)本增💋加，一(yi)般隻用于(yu)那些安全(quán)性要求非(fēi)常高而且(qie)難以維修(xiū)的系❤️統。
9. 可(ke)靠性預計(ji)
    爲了驗證(zhèng)可靠性設(she)計的效果(guo)，根據系統(tong)可靠性的(de)🚩要求⭐，電路(lù)設計完成(chéng)後，可對關(guan)鍵電路的(de)失效率進(jin)行預計，預(yù)計所依據(jù)的模型和(hé)方法見國(guó)軍标GJB299《電子(zi)設備可靠(kao)性預計手(shǒu)冊》。
9.6.2 常用集(jí)成電路的(de)應用設計(jì)規則
    在電(dian)路設計時(shi)，除了以上(shàng)所述的通(tong)用設計原(yuán)則之外，還(hái)要🈲根據所(suǒ)用器件的(de)具體情況(kuàng)，采用不同(tóng)的設計規(guī)⭐則。下面給(gěi)出用幾種(zhong)常用集成(cheng)電路進行(háng)電路設計(ji)時應該遵(zūn)循的一💔些(xiē)規則。這些(xie)規則所依(yi)據的💛設計(ji)原理大多(duō)已經在本(běn)書的有關(guān)章節裏予(yǔ)以闡💁述，這(zhe)裏不再贅(zhuì)述。
    1. TTL電路應(yīng)用設計規(guī)則
    (1) 電源
    •穩(wen)定性應保(bao)持在±5％之内(nei)；
    •紋波系數(shù)應小于5％；
    •電(diàn)源初級應(ying)有射頻旁(páng)路。
    (2)去耦
    •每(měi)使用8塊TTL電(dian)路就應當(dang)用一個0.01~0.1μF的(de)射頻電容(rong)器對電源(yuán)✨電壓進行(hang)去耦。去耦(ou)電容的位(wèi)置應僅可(ke)能地靠近(jin)集成電路(lu)，二者之間(jiān)的距離應(ying)在15cm之内。每(mei)塊印制電(diàn)路闆也應(ying)用一隻容(rong)❌量更大些(xiē)的低電感(gǎn)電容器對(duì)電源進行(hang)去耦。電容(róng)器類型的(de)選擇方法(fǎ)參見8.1.1節。
    (3)輸(shū)入信号
    •輸(shū)入信号的(de)脈沖寬度(dù)應長于傳(chuán)播延遲時(shi)間，以免出(chū)現反射噪(zao)聲；
    •要求邏(luo)輯“0”輸出的(de)器件，其不(bu)使用的輸(shu)入端應将(jiang)其接地或(huò)與同一門(men)電路的在(zài)用輸入端(duan)相連；
    •要求(qiu)邏輯“1”輸出(chu)的器件，其(qí)不使用的(de)輸入端應(yīng)連接到一(yī)個⭐大㊙️于2.7V的(de)電壓上。爲(wei)了不增加(jiā)傳輸延遲(chi)時間🧑🏽‍🤝‍🧑🏻和噪(zao)🚩聲敏✔️感度(dù)，所接電壓(ya)不要超過(guo)該電路的(de)電壓🈚最大(da)額定值5.5V；
    •不(bú)使用的器(qi)件，其所有(you)的輸入端(duān)都應按照(zhao)使功耗最(zui)低的方法(fǎ)連接，具體(ti)的處理方(fang)法可參閱(yuè)8.1.6節；
    •在使用(yong)低功耗肖(xiao)特基TTL電路(lu)時，應保證(zheng)其輸入端(duan)不出現負(fù)電壓，以免(mian)電流流入(ru)輸入箝位(wei)二極管；
    •時(shi)鍾脈沖的(de)上升時間(jiān)和下降時(shi)間應盡可(ke)能的短💛，以(yǐ)便💜提高電(dian)路的抗幹(gàn)擾能力；
    •通(tōng)常時鍾脈(mò)沖處于高(gao)态時，觸發(fā)器的數據(jù)不應改變(bian)。若一例外(wài)，應查閱有(you)關的數據(jù)規範；
    •擴展(zhǎn)器應盡可(kě)能地靠近(jìn)被擴展的(de)門，擴展器(qì)的節點上(shang)不能有容(róng)性負載；
    •在(zai)長信号線(xiàn)的接收端(duān)應接一個(ge)500Ω～1kΩ的上拉電(diàn)阻，以便✍️增(zeng)🈲加噪聲容(róng)🆚限和縮短(duǎn)上升時間(jian)。
    (4)輸出信号(hào)
    •集電極開(kai)路器件的(de)輸出負載(zǎi)應連接到(dao)小于等于(yú)最大額定(dìng)值的電壓(yā)上，所有其(qi)它器件的(de)輸出負載(zai)📱應連接到(dào)VCC上；
    •長信号(hào)線應該由(yóu)專門爲其(qi)設計的電(diàn)路驅動，如(rú)線驅動器(qi)、緩沖器等(děng)；
    •從線驅動(dòng)器到接收(shou)電路的信(xin)号回路線(xiàn)應是連續(xu)🚶的，應采用(yòng)特性阻抗(kang)約爲100Ω的同(tóng)軸線或雙(shuāng)扭線；
    •在長(zhǎng)信号線的(de)驅動端應(yīng)加一隻小(xiǎo)于51Ω的串聯(lian)電阻，以便(bian)消除可能(neng)出現的負(fù)過沖。
    (5)并聯(lián)應用
    •除三(sān)态輸出門(men)外，有源上(shang)拉門不得(dé)并聯連接(jiē)。隻有一種(zhong)🔴情況❗例外(wài)，即并聯門(mén)的所有輸(shū)入端和輸(shū)出端🚩均并(bìng)🚶聯在一起(qǐ)，而且這些(xiē)門電路封(fēng)裝在同一(yī)外殼内；
    •某(mou)些TTL電路具(ju)有集電極(jí)開路輸出(chū)端，允許将(jiāng)幾個電路(lu)🙇‍♀️的開集電(diàn)💃🏻極輸出端(duan)連接在一(yī)起，以實現(xian)“線與”功能(néng)。但💜應在該(gāi)輸出端加(jia)一個上拉(la)電阻，以便(biàn)提供足夠(gou)的驅🐆動信(xìn)号和提高(gao)抗幹擾能(néng)力，上拉電(diàn)阻的阻🔅值(zhi)應根據該(gai)電路的扇(shàn)出能力來(lái)确定。
    2. CMOS電路(lù)應用設計(ji)規則
    (1)電源(yuan)
    •穩定性應(ying)保持在±5％之(zhī)内；
    •紋波系(xi)數應小于(yu)5％；
    •電源初級(ji)應有射頻(pin)旁路；
    •如果(guo)CMOS電路自身(shen)和其輸入(ru)信号源使(shǐ)用不同的(de)電源，則開(kai)機時應首(shou)先接通CMOS電(dian)源，然後接(jiē)通信号源(yuan)，關機時應(yīng)該首先關(guān)閉信号源(yuán)，然後關閉(bì)CMOS電源。 
    (2)去耦(ou)
    •每使用10～15塊(kuai)CMOS電路就應(ying)當用一個(ge)0.01~0.1μF的射頻電(dian)容器對電(dian)源電壓進(jìn)行去耦。去(qu)耦電容的(de)位置應僅(jin)可能地靠(kao)🐅近集成電(diàn)❤️路，二者之(zhi)間的距離(lí)應在15之内(nèi)。每塊印制(zhi)✂️電路闆也(ye)應用一隻(zhī)容量更大(dà)些的低電(diàn)感電容器(qì)㊙️對電源進(jìn)行去耦。
    (3)輸(shū)入信号
    •輸(shū)入信号電(dian)壓的幅度(du)應限制在(zai)CMOS電路電源(yuan)電壓範圍(wéi)之内，以免(miǎn)引發闩鎖(suǒ)；
    •多餘的輸(shū)入端在任(ren)何情況下(xià)都不得懸(xuan)空，應适當(dāng)的連接到(dao)CMOS電路的電(diàn)壓正端或(huo)負端上；
    •當(dāng)CMOS電路由TTL電(dian)路驅動時(shi)，應該在CMOS電(diàn)路的輸入(rù)端與VCC之間(jian)連一個👨‍❤️‍👨上(shàng)拉電阻；
    •在(zài)非穩态和(hé)單穩态多(duo)諧振蕩器(qi)等應用中(zhong)，允許CMOS電路(lù)有一❌定的(de)輸入電流(liú)（通過保護(hu)二極管），但(dàn)應在其🌈輸(shū)入加接一(yī)隻串聯電(diàn)阻♻️，将輸入(rù)電流限制(zhì)在微安級(jí)的水平上(shàng)。
    (4) 輸出信号(hào)
    •輸出電壓(ya)的幅度應(ying)限制在CMOS電(dian)路電源電(diàn)壓範圍之(zhi)内，以免引(yǐn)🔅發闩鎖；
    •長(zhang)信号線應(ying)該由專門(men)爲其設計(ji)的電路驅(qū)動，如線驅(qu)動器、緩沖(chòng)器等；
    •應避(bì)免在CMOS電流(liu)的輸出端(duān)接大于500pF的(de)電容負載(zǎi)；
    •CMOS電路的扇(shàn)出應根據(ju)其輸出容(róng)性負載量(liàng)來确定，通(tong)常可按下(xia)式計算：     
                                      ( 9.6 )
式(shi)中，FO爲扇出(chu)，CL爲CMOS電路的(de)額定容性(xìng)負載電容(róng)，0.8是容性❤️負(fù)載的降額(e)系數，CI爲CMOS電(dian)路的額定(ding)輸入電容(rong)。
    (5)并聯應用(yong)
    •除三态輸(shū)出門外，有(yǒu)源上拉門(men)不得并聯(lián)連接。隻有(yǒu)一🔴種情🚩況(kuang)例外，即并(bing)聯門的所(suǒ)有輸入端(duan)均并聯在(zài)一起🧡，而且(qiě)這些門電(dian)⚽路封⛷️裝在(zài)同一外殼(ke)内。
    3.線性放(fang)大器應用(yong)設計規則(ze)
    (1) 電源
    •穩定(dìng)性應保持(chi)在±1%之内；
    •紋(wen)波系數應(yīng)小于1％；
    •電源(yuán)初級應有(yǒu)射頻旁路(lu)；
    (2) 去耦
    •每使(shǐ)用10塊線性(xìng)集成電路(lù)就應當用(yòng)一個0.01~0.1μF的射(shè)頻電容器(qi)對電源電(diàn)壓進行去(qù)耦。去耦電(diàn)容的位置(zhì)應僅可能(neng)🐉地靠近集(ji)成電路，二(èr)者之間的(de)距離應在(zai)15cm之内。每塊(kuai)印制電路(lù)闆也應☂️用(yong)一隻容量(liang)更大些的(de)低電感電(dian)容器對電(diàn)源進行去(qu)耦。
    (3) 輸入信(xìn)号
    •差模輸(shu)入電壓和(hé)共模輸入(rù)電壓均不(bu)應超過它(ta)們🤩的最🧑🏽‍🤝‍🧑🏻大(dà)額定值的(de)60％；
    •所有不使(shǐ)用的輸入(rù)端均應按(an)照使功耗(hao)最低的方(fang)式進行🧡連(lian)👄接；
    •如果器(qì)件具有兩(liǎng)個以上的(de)外部調整(zheng)點，必須多(duō)次調整，僅(jin)一次是不(bú)行的。
    (4) 輸出(chu)信号
    •長信(xin)号線應該(gāi)由專門爲(wei)其設計的(de)電路驅動(dong)，如線驅動(dong)器、緩沖器(qi)等；
    •從線驅(qu)動器到接(jiē)收電路的(de)信号回路(lù)線應采用(yong)連續同軸(zhou)⭕線或雙扭(niǔ)線，其特性(xìng)阻抗應與(yǔ)連接端口(kou)的阻抗相(xiàng)匹配。
    4. 線性(xing)電壓調整(zheng)器應用設(she)計規則
    (1)輸(shū)入電壓
    •輸(shu)入電壓不(bu)應超過其(qi)最大額定(ding)值的80％；
    •差分(fen)輸入電壓(ya)應該比推(tui)薦的最小(xiao)電壓大20％，以(yi)保持㊙️适當(dāng)的輸出電(dian)壓。
    (2)輸出負(fù)載
    •最大輸(shū)出負載不(bu)得超過其(qi)最大額定(dìng)值的80％；
    •如果(guo)器件内部(bù)沒有包含(hán)短路保護(hu)電路，則應(yīng)設計🥵外❗部(bu)短路保護(hu)電路。
    (3)散熱(rè)
    •電壓調整(zheng)器應該安(ān)裝散熱器(qi)，其散熱面(miàn)積應能夠(gòu)散🌈掉器件(jiàn)承受最大(da)功率時所(suo)産生的熱(re)量。
9.6.3 印制電(diàn)路闆布線(xiàn)設計
    目前(qián)電子元器(qì)件用于各(ge)類電子設(shè)備和系統(tong)時，仍然以(yi)印制電❌路(lu)闆爲主要(yào)裝配方式(shi)。實踐證明(míng)，即使電原(yuán)🏃‍♂️理圖設計(ji)正确，印制(zhi)電路闆布(bù)線設計不(bu)當，也會對(dui)器件的可(kě)靠性産生(shēng)不利的影(ying)響。例如，将(jiang)印制電路(lù)闆用于裝(zhuāng)配高速數(shu)字集♋成電(dian)路時，電路(lu)上出現的(de)瞬變電流(liú)通過印制(zhì)導線時，會(hui)産生沖擊(jī)電流。如果(guo)印制導♌線(xian)的阻抗比(bi)較大，特别(bié)是電感較(jiao)大時，這種(zhǒng)沖擊👣電流(liu)的幅值會(huì)很大，有可(ke)🈲能對器件(jiàn)造成損害(hài)。如果印制(zhi)闆兩條細(xi)平行線靠(kao)得♻️很近，則(zé)會形成信(xin)号波形的(de)延遲，在✔️傳(chuan)輸線的終(zhong)端形成反(fan)射噪🙇‍♀️聲。因(yin)此，在設計(jì)印制闆布(bu)🥵線的時候(hòu)，應注意采(cai)用正确的(de)方法。
    1. 電磁(ci)兼容性設(she)計
    電磁兼(jian)容性（EMC）是指(zhǐ)電子系統(tong)及其元部(bù)件在各種(zhong)電磁環🔴境(jìng)中仍💘能夠(gòu)協調、有效(xiào)地進行工(gōng)作的能力(lì)。EMC設計的目(mù)的是既能(néng)抑制各種(zhong)外來的幹(gàn)擾，使電路(lu)和設備在(zài)♌規定的電(dian)磁環境中(zhōng)能正常工(gong)作，同時又(you)能減少其(qí)本身對其(qi)它設備的(de)電磁幹擾(rao)。
    由于瞬變(biàn)電流在印(yin)制線條上(shàng)所産生的(de)沖擊幹擾(rao)主要是由(yóu)印制導線(xian)的電感成(cheng)分造成的(de)，因此，應盡(jìn)量減少印(yin)💯制導線的(de)電感♻️量。印(yìn)制導線的(de)電感量與(yu)其長度成(cheng)正比，并随(suí)其寬度的(de)增加而🈲下(xia)降，故短而(ér)⛹🏻‍♀️粗的導線(xian)對于抑制(zhi)🔴幹擾是有(you)利的。
    時鍾(zhōng)引線、行驅(qu)動器或總(zong)線驅動器(qì)的信号線(xiàn)常常載有(yǒu)大的瞬變(biàn)電流，其印(yin)制導線要(yao)盡可能地(dì)短；而對于(yú)❤️電源線和(hé)🌐地線這樣(yang)的難以縮(suō)短長度的(de)布線，則應(yīng)在印制闆(pan)面積和線(xiàn)條密度允(yǔn)許的條件(jian)下盡可能(neng)加大布線(xiàn)的寬🔅度。對(duì)于一般電(dian)路，印制導(dǎo)線寬☎️度選(xuǎn)在1.5mm左右，即(ji)可完全滿(mǎn)足要求；對(duì)于集成電(dian)路，可選爲(wei)0.2mm~1.0mm。
    采用平行(hang)走線可以(yǐ)減少導線(xian)電感，但導(dao)線之間的(de)互感和分(fèn)㊙️布電容增(zeng)加，如果布(bù)局允許。最(zui)好采用井(jing)👈字形網狀(zhuàng)地線結構(gòu)，具體做法(fa)是印制闆(pan)的一面橫(heng)向布線✨，另(lìng)一面縱向(xiang)布線，然後(hou)在交叉孔(kong)處用鉚釘(ding)或金屬化(huà)孔相連。
    爲(wèi)了印制印(yin)制導線之(zhi)間的串擾(rǎo)，在設計布(bu)線時應盡(jìn)量避免⚽長(zhǎng)距離的平(píng)行走線，盡(jìn)可能拉開(kāi)線與線之(zhī)間的距⭐離(li)，信号線與(yu)地線及電(diàn)源線盡可(kě)能不交⛱️叉(cha)。在使用一(yī)般電路時(shi)，印制導✌️線(xiàn)間隔和長(zhǎng)度設計可(ke)以參考表(biao)9.7所列規🌈則(zé)。在一些🏃對(duì)幹擾十分(fèn)敏感的☀️信(xìn)号線之間(jiān)可以設置(zhì)一根接地(di)的印制線(xian)，也可有效(xiào)地抑制串(chuan)擾。

爲了抑(yì)制出現在(zài)印制線條(tiáo)終端的反(fan)射幹擾，除(chú)了特殊需(xu)要之外，應(ying)盡可能縮(suō)短印制線(xian)的長度和(he)采用慢速(su)電路。必要(yào)時可加終(zhong)端匹配，即(jí)在傳輸線(xiàn)的🌈末端對(duì)地和電源(yuán)端各加接(jiē)一🏃‍♀️個相同(tóng)阻值的匹(pi)配💯電阻。根(gen)據經驗，對(dui)一般速度(dù)較快的TTL電(dian)路，其印制(zhi)線🛀🏻條長于(yu)10cm以上時就(jiù)應加終端(duan)匹配措施(shi)。匹配電阻(zu)的♈阻值應(yīng)根據集成(cheng)電路的輸(shū)出🈚驅動電(diàn)流及吸收(shou)電🤟流的最(zui)大值來決(jué)定。當使用(yong)74F系列的TTL電(diàn)路時，匹配(pei)電阻可采(cai)用330Ω，其等效(xiao)的終端阻(zǔ)抗爲165Ω。
    爲了(le)避免高頻(pín)信号通過(guo)印制導線(xian)産生的電(diàn)磁輻射，在(zài)印制電路(lu)闆布線時(shí)，還應注意(yì)以下要點(dian)：
    (1) 盡量減少(shao)印制導線(xiàn)的不連續(xù)性，例如導(dǎo)線寬度不(bú)🌈要👄突變，導(dǎo)線♈的拐角(jiao)大于90O，禁止(zhǐ)環狀走線(xiàn)等。這樣也(yě)有利于提(ti)高印制導(dao)線耐焊接(jie)熱的能力(lì)。
    (2)時鍾信号(hào)引線最容(rong)易産生電(dian)磁輻射幹(gan)擾，走線時(shí)應與地線(xiàn)回路相靠(kao)近，不要在(zai)長距離内(nei)與信号線(xiàn)并行。
    (3)總線(xiàn)驅動器應(ying)緊挨其欲(yu)驅動的總(zong)線。對于那(nà)些離開印(yìn)制電路闆(pǎn)的引線，驅(qu)動器應緊(jǐn)挨着連接(jie)器。
    (4)數據總(zǒng)線的布線(xiàn)應每兩根(gen)信号線之(zhī)間夾一根(gen)信号地線(xiàn)。最好是緊(jin)挨着最不(bú)重要的地(dì)址引線放(fang)置💯地回❗路(lu)，因爲後者(zhě)常✍️載有高(gāo)頻電流。
(5)在(zài)印制闆布(bù)置高速、中(zhōng)速和低速(su)邏輯電路(lu)時，應按照(zhào)圖9.41的方式(shi)排列器件(jiàn)。

  2. 接地設計(jì)
隻要布局(jú)許可，印制(zhi)闆最好做(zuo)成大平面(mian)接地方式(shì)，即印制闆(pan)的一面全(quan)部用銅箔(bo)做成接地(dì)平面，則另(ling)一面作爲(wèi)信号🆚布線(xian)。這樣做有(you)許多好處(chu)：
    (1)大接地平(ping)面可以降(jiàng)低印制電(diàn)路的對地(di)阻抗，有效(xiào)地🌈抑制印(yin)制闆另一(yi)面信号線(xiàn)之間的幹(gan)擾和噪聲(sheng)🔱。例如🙇‍♀️，由于(yú)平行導線(xiàn)之間的分(fèn)布電容在(zai)導線接近(jìn)接地平面(mian)時會變小(xiǎo)，因此大接(jiē)地平面可(kě)使印制線(xiàn)之間的串(chuan)🚩擾明顯削(xue)弱。
    (2)大接地(dì)平面起着(zhe)電磁屏蔽(bì)和靜電屏(ping)蔽的作用(yong)，可減少外(wài)界對電路(lù)的高頻輻(fu)射幹擾以(yi)及減少電(dian)路對外界(jiè)的高頻🈲輻(fu)射幹擾📞。
(3)大(dà)接地平面(miàn)還有良好(hao)散熱效果(guǒ)，其大面積(ji)的銅箔尤(yóu)如金屬散(san)熱片，迅速(su)向外界散(san)發印制電(dian)路闆中🈲的(de)熱📐量。

 如果(guǒ)無法采用(yong)大接地平(ping)面，則應在(zài)印制電路(lù)闆的🌂周圍(wei)設計接地(di)總線，接地(di)總線的兩(liǎng)端接到系(xì)統的公共(gong)接地點上(shàng)。接地總線(xiàn)應盡可能(néng)地寬，其寬(kuan)度至少應(yīng)爲2.5mm。
    數字電(diàn)路部分與(yu)模拟電路(lù)部分以及(jí)小信号電(dian)路☎️和大功(gong)率電路應(ying)該分别并(bing)行饋電。數(shu)字地與模(mó)拟💜地在内(nei)部不得相(xiang)連，屏蔽地(di)與電源地(di)分别設置(zhì)，去耦濾波(bo)電容應就(jiu)近接地。
    3. 熱(re)設計
    從有(yǒu)利于散熱(rè)的角度出(chu)發，印制闆(pǎn)最好是直(zhí)立安裝，闆(pǎn)與闆之間(jiān)的距離一(yi)般不要小(xiao)于2cm，而且元(yuán)器件在印(yìn)制闆💘上的(de)排列方式(shi)應遵循一(yī)定的規則(ze)：
    (1)對于采用(yòng)自由對流(liu)空氣冷卻(què)方式的設(shè)備，最好是(shì)🈲将⛱️集成電(dian)🙇‍♀️路（或其他(tā)元器件）安(an)縱長方式(shì)排列，如圖(tu)9.42 (a)所示；對于(yú)采用強制(zhì)空氣🐇冷卻(que)（如用風扇(shan)冷卻）的設(she)備，則應🧑🏾‍🤝‍🧑🏼按(an)橫長方式(shi)配置，如圖(tú)☔9.42 (b)所示。
    (2)同一(yi)塊印制闆(pǎn)上的元器(qì)件應盡可(kě)能按其發(fā)熱量大❄️小(xiǎo)及耐熱程(chéng)度分區排(pái)列，發熱量(liang)小或耐熱(re)性差的元(yuán)器件（如小(xiǎo)信号晶體(ti)管、小規模(mo)集成電路(lu)、電解電容(rong)器🐅等）放在(zai)冷卻氣流(liú)的最❤️上遊(you)（入口處），發(fa)熱量☔大或(huo)耐熱性好(hǎo)的元器件(jian)（如功率晶(jīng)體管、大規(guī)模集成電(diàn)路等）放在(zài)冷卻氣流(liú)的最下遊(yóu)（出口處）。
    (3)在(zai)水平方向(xiàng)上，大功率(lǜ)器件盡量(liàng)靠近印制(zhi)闆邊沿😘布(bù)置，以便縮(suō)短傳熱途(tú)徑；在垂直(zhi)方向上，大(dà)功率器件(jian)盡量靠近(jìn)印制闆上(shang)方布置，以(yi)便減少這(zhè)些器件📞工(gong)作時對其(qi)它元器件(jian)溫度的影(yǐng)響。
(4)溫度敏(min)感器件最(zuì)好安置在(zài)溫度最低(di)的區域（如(ru)設🐪備的底(dǐ)部🏃🏻‍♂️），千萬不(bu)要将它放(fang)在發熱元(yuán)器件的正(zheng)上🚩方，多個(gè)器件最好(hǎo)是‼️在水平(ping)面上交錯(cuò)布局。
設備(bei)内印制闆(pǎn)的散熱主(zhǔ)要依靠空(kōng)氣流動，所(suǒ)以在設計(ji)時要研究(jiū)空氣流動(dòng)路徑，合理(li)配置元器(qi)件或印制(zhi)電路闆。空(kōng)♍氣流動時(shi)總是趨向(xiàng)于阻力小(xiǎo)的地方流(liu)動👌，所以在(zài)印制電路(lu)闆上配置(zhì)元器件時(shí)，要避♍免在(zài)某個🧑🏽‍🤝‍🧑🏻區域(yu)留有較大(da)的空域。如(ru)圖9.43 (a)所示的(de)那樣，冷卻(que)空氣大多(duo)從此空域(yù)中流走，而(er)元器件密(mì)集區域很(hěn)少有空氣(qì)♌流過，這樣(yàng)散熱效果(guo)就大大降(jiang)低。如🌈果象(xiàng)圖9.43 (b)那樣在(zài)空域中加(jiā)✂️上一排器(qì)件，雖然裝(zhuāng)配密度提(tí)高了，但由(yóu)于冷卻空(kong)氣的通路(lù)阻抗均勻(yún)，使空氣流(liú)動也👨‍❤️‍👨絕緣(yuán)，從而使散(sàn)熱效果改(gai)善。整機中(zhōng)多塊印制(zhì)電路闆的(de)配置也應(ying)注意同樣(yang)問題⚽。
 
大量(liang)實踐經驗(yàn)表明，采用(yòng)合理的元(yuan)器件排列(lie)方式，可以(yi)有效地降(jiàng)低印制電(diàn)路的溫升(sheng)，從而使器(qi)件及設備(bèi)✉️的故障率(lü)明顯⁉️下降(jiang)。
    此外，在高(gāo)可靠應用(yong)場合，應該(gāi)采用銅箔(bó)厚一些的(de)印制🔅電路(lu)闆基材，這(zhe)不僅可以(yǐ)增強印制(zhi)闆的散熱(re)能力，而且(qiě)有利🆚于降(jiàng)低印制導(dǎo)線的電阻(zǔ)值，提高機(ji)💚械強度。如(rú)選用銅箔(bo)厚🎯度爲70μm的(de)印制闆，相(xiang)對于銅箔(bó)🔞厚度爲35μm的(de)🈚印制闆，印(yìn)制導線的(de)😘電阻值可(ke)降低1/2，散熱(re)能力可增(zēng)加一倍，而(ér)且在容易(yi)遭受劇烈(lie)的振動和(hé)沖擊的環(huán)境中，不容(róng)易出現斷(duan)線之類的(de)機械故障(zhàng)。
    〔實例〕集成(chéng)電路在印(yin)制闆上的(de)排列方式(shì)對其溫升(shēng)的影🔅響
圖(tu)9.44給出了大(dà)規模集成(chéng)電路（LSI）和小(xiao)規模集成(chéng)電路（SSI）混合(he)安裝♋情況(kuang)下的兩種(zhong)排列方式(shi)，LSI的功耗爲(wei)1.5W，SSI的功耗🌈爲(wei)0.3W。實測結果(guo)表明，圖9.44(a)所(suǒ)示方式使(shǐ)LSI的溫升達(dá)50℃，而圖9.44 (b)輻射(shè)導緻的LSI的(de)溫升爲40℃，顯(xiǎn)然采納☂️後(hou)面一種方(fāng)式對降低(di)LSI的失效率(lǜ)更爲有利(lì)。

   這個例子(zi)也說明，應(ying)該盡可能(néng)地使印制(zhi)闆上元器(qì)件的溫升(shēng)趨😍于均勻(yun)，這有助于(yu)降低印制(zhi)闆上的器(qì)件的溫度(du)🔴峰值。 

      文章(zhang)整理：跳線(xiàn) /